Троичный триггер ("flip-flap-flop")

Мы знаем, что "двоичный" элемент памяти, называемый триггером или "flip-flop", является важнейшим элементом современных компьютеров. Известно, что в основе базис классического двоичного "триггера" лежит логическая схема, состоящая из двух логических элементов 1 и 2 типа OR-NOT (Рис. 1-a), которые связаны обратными логическими связями.

'Flip-flop' и 'flip-flap-flop'
Рисунок 1. "Flip-flop" (a) и "flip-flap-flop" (b).

Рассмотрим теперь логическую схему, состоящую из трех логических элементов 1, 2, 3 типа OR-NOT (Рис. 1-b). Предположим, что логические элементы 2 и 3 являются соседними по отношению к логическому элементу 1, логические элементы 3 и 1 являются соседними по отношению к логическому элементу 2, и логические элементы 1 и 2 являются соседними по отношению к логическому элементу 3. Каждый логический элемент OR-NOT связан с соседними логическими элементами с помощью обратных логических связей. Это является причиной трех устойчивых состояний логической схемы на Рис. 1-b. Действительно, предположим, что мы имеем логическую 1 на входе C логического элемента 2. Эта логическая 1 поступает на входы соседних логических элементов 1 и 3 и поддерживает логический 0 на их выходах А и B. Эти логические 0 поступают на входы логического элемента 2 и поддерживает логический 1 на выводе C. Следовательно, это состояние схемы на Рис.1-b является ее первым устойчивым состоянием. Это устойчивое состояние соответствует кодовой комбинации 0 1 0 на выходах A, C, B. Можно показывать, что схема на Рис. 1-b имеет еще два устойчивых состояния, соответствующие кодовым комбинациям 1 0 0 и 0 0 1 на выходах A, C, B. Мы можем использовать вышеупомянутые устойчивые состояния схемы на Рис. 1-b для двоичного кодирования троичных цифр согласно следующей таблице:

 0 = 0 1 0

 1 = 0 0 1

`1 = 1 0 0

Если мы исключим средний выход C, то мы получим "двоичные" выходы А и B, которые будут соответствовать двоичному кодированию троичных переменных согласно следующей таблице:

 0 = 0 0

 1 = 0 1

`1 = 1 0

Следовательно, логическая схема на Рис. 1-b может рассматриваться как троично-двоичный элемент памяти, называемый "flip-flap-flop". Рассмотрим функционирование "flip-flop-flap" на Рис. 1-b. Он имеет три устойчивых состояния:`1, 0 и 1. Пусть, например, "flip-flop-flap" на Рис. 1-b находиться в состоянии Q = 0. Это означает, что вывод C = 1, другие выводы А = B = 0. Если нам необходимо переключить "flip-flap-flop" в состояние Q = 1 (0 0 1), мы должны подать на входы S, I, R "flip-flap-flop" следующие кодовые сигналы S = 1, I = 1, R = 0. Сигналы S = 1 and I = 1 вызывают появление логических 0 на выходах A и C. Эти логические 0 поступают на входы логического элемента 3 и вместе с логическим сигналом R = 0 вызывают появление логический 1 на выходе B.

Аналогично можно показать, что сигналы S = 0, I = 1, R = 1 переключают "flip-flap-flop" на Рис. 1-b в состояние`1 (100).

Обсудим полученный выше результат. Теперь мы знаем, как можно спроектировать троичный элемент памяти, называемый "flip-flap-flop". И сравнивая "flip-flop" с "flip-flap-flop" на Рис. 1, мы может видеть что "flip-flap-flop" на Рис. 1-b состоит из тех же самых логических элементов, что и "flip-flop" на Рис. 1-а. И мы видим, что каждый студент компьютерного колледжа может вполне спроектировать троичный регистр! И каждый студент может реализовать все зеркально - симметрические структуры, которые мы упоминали выше! И мы приглашаем компьютерных студентов и инженеров попытаться спроектировать троичный зеркально-симметрический процессор и компьютер! Нам кажется, что эта задача вполне вам под силу. И вы сможете приблизить предсказание Дональда Кнута, что наступит день, когда "flip-flap-flop" придет на смену "flip-flop" и, следовательно, наступит эра "троичных зеркально-симметричных компьютеров", в которых будут воплощена система счисления Бергмана и "Троичный Принцип Брусенцова"! И мы желаем вам успехов в этом деле!